module logic_demo(A, B, C, D);

	input[3:0] A;
	input[3:0] B;
	
	output C;//逻辑或结果
	output[3:0] D;//按位或结果
	
	assign C = A && B;
	assign D = A & B;
	
endmodule
